[中报]广立微(301095):2026年半年度报告

时间：2026年08月29日 00:18:12 中财网

原标题:广立微:2026年半年度报告

杭州广立微电子股份有限公司 2026年半年度报告 2026年 8月

第一节重要提示、目录和释义
公司董事会及董事、高级管理人员保证半年度报告内容的真实、准确、完整，不存在虚假记载、误导性陈述或者重大遗漏，并承担个别和连带的法律责任。

公司负责人郑勇军、主管会计工作负责人陆春龙及会计机构负责人(会计主管人员)盛龙凤声明：保证本半年度报告中财务报告的真实、准确、完整。

所有董事均已出席了审议本次半年报的董事会会议。

本报告中如有涉及未来的计划、业绩预测等方面的内容，均不构成本公司对任何投资者及相关人士的承诺，投资者及相关人士均应对此保持足够的风险认识，并且应当理解计划、预测与承诺之间的差异，敬请投资者注意投资风险。

请投资者认真阅读本半年度报告全文，并特别注意相关风险因素，具体内容详见本报告“第三节管理层讨论与分析”之“十、公司面临的风险和应对措施”，敬请投资者注意投资风险。

公司计划不派发现金红利，不送红股，不以公积金转增股本。

目录
第一节重要提示、目录和释义 .......................................................................................................................................................... 2
第二节公司简介和主要财务指标 ...................................................................................................................................................... 9
第三节管理层讨论与分析 .................................................................................................................................................................. 12
第四节公司治理、环境和社会 .......................................................................................................................................................... 50
第五节重要事项 .................................................................................................................................................................................. 54
第六节股份变动及股东情况 .............................................................................................................................................................. 61
第七节债券相关情况 .......................................................................................................................................................................... 68
第八节财务报告 .................................................................................................................................................................................. 69
备查文件目录
1、载有公司负责人、主管会计工作负责人、会计机构负责人（主管会计人员）签名并盖章的财务报表； 2、报告期内在中国证监会指定网站上公开披露过的所有公司文件的正本及公告原稿； 3、经公司法定代表人签名、公司盖章的 2026年半年度报告及摘要文本原件； 4、其他相关资料。

释义

释义项	指	释义内容
广立微/本公司/公司	指	杭州广立微电子股份有限公司
长沙广立微	指	公司子公司，长沙广立微电子有限公司
上海广立微	指	公司子公司，广立微（上海）技术有限公司
广立测试	指	公司子公司，杭州广立测试设备有限公司
深圳广立微	指	公司子公司，深圳广立微电子有限公司
亿瑞芯	指	公司子公司，上海亿瑞芯电子科技有限公司
亿瑞芯共创	指	上海广立微担任 GP的合伙企业，上海亿瑞芯共创企业管理咨询合伙企业（有限合伙）
济南亿瑞芯	指	公司子公司，亿瑞芯（济南）电子科技有限公司
芯未来	指	公司子公司，杭州芯未来股权投资有限公司
新加坡广立微	指	公司子公司，SMTX TECHNOLOGIES SINGAPORE PTE.LTD.
广立芯创	指	公司子公司，杭州广立芯创软件有限公司
芯创共启	指	芯未来担任 GP的合伙企业，杭州芯创共启企业管理合伙企业（有限合伙）
芯创共拓	指	芯未来担任 GP的合伙企业，杭州芯创共拓企业管理合伙企业（有限合伙）
芯创共进	指	芯未来担任 GP的合伙企业，杭州芯创共进企业管理合伙企业（有限合伙）
芯创共赢	指	芯未来担任 GP的合伙企业，杭州芯创共赢企业管理合伙企业（有限合伙）
聚芯智算	指	公司子公司，杭州聚芯智算科技有限公司
聚芯共创	指	芯未来担任 GP的合伙企业，杭州聚芯共创企业管理合伙企业（有限合伙）
聚芯共进	指	芯未来担任 GP的合伙企业，杭州聚芯共进企业管理合伙企业（有限合伙）
北京广立微	指	公司子公司，广立微（北京）技术有限公司
LUCEDA	指	公司子公司，LUCEDA NV
上海曦竣	指	公司子公司，曦竣（上海）软件科技有限公司
武汉广立微	指	公司子公司，武汉广立微电子有限公司
光曦智芯	指	公司子公司，光曦智芯（武汉）科技有限公司
光擎共创	指	芯未来担任 GP的合伙企业，武汉光擎共创企业管理合伙企业（有限合伙）
SAILHORIZON	指	公司子公司，SAILHORIZON TECHNOLOGIES PTE. LTD.
三星电子	指	Samsung Electronics Co.,Ltd.
SK海力士	指	SK Hynix Inc
华力	指	上海华力微电子有限公司、上海华力集成电路制造有限公司，隶属于上海华虹（集团）有限公司
卓胜微	指	江苏卓胜微电子股份有限公司
格科微	指	格科微有限公司
新思科技/Synopsys	指	Synopsys, Inc.
楷登电子/Cadence	指	Cadence Design Systems Inc
西门子/Siemens	指	Siemens AG
EDA	指	Electronic Design Automation，又称电子设计自动化，即使用计算机软件对集成电路等电子系统进行自动辅助设计的过程；集成电路设计中使用的计算机辅助设计软件可称为 EDA软件
PDA	指	Photonic Design Automation，又称光子设计自动化，用于设计、仿真、版图绘制和验证光子集成电路自动化设计软件
成品率/良率	指	在集成电路制造中，指完成所有工艺步骤后测试合格的芯片的数量与整片晶圆上的有效芯片的比值
晶圆厂	指	指专门从事晶圆加工代工的工厂、企业
AI	指	Artificial Intelligence，即人工智能
WSTS	指	World Semiconductor Trade Statistics，世界半导体贸易统计组织
2.5/3D封装	指	先进的芯片集成技术，通过堆叠或并排互连多个芯片（Die），突破传统单芯片封装的性能与面积限制，实现更高密度、更高带宽和更低功耗的系统集成
DDR	指	Double Data Rate，一种内存技术标准，允许在时钟信号的上升沿和下降沿传输数据，常见版本包括 DDR2、DDR3、DDR4、DDR5等
CMOS	指	Complementary Metal Oxide Semiconductor（互补金属氧化物半导体）的缩写,即制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片
HBM	指	High Bandwidth Memory，高带宽存储器，通过 3D封装堆叠和宽总线设计提供超高带宽，常用于 GPU、AI加速芯片等需要高速数据处理的场景
DRAM	指	Dynamic Random Access Memory，即动态随机存取存储器，是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是 1还是 0
SRAM	指	Static Random-Access Memory，即静态随机存取存储器，其不需要刷新电路即能保存它内部存储的数据
FLASH	指	一般指闪存芯片
NAND Flash	指	一种非易失性存储技术（断电后数据不丢失），广泛应用于固态硬盘（SSD）、U盘、内存卡、手机存储等设备中
制程/工艺节点	指	半导体芯片制造过程中所使用的工艺技术等级，通常以纳米（nm）为单位表示（如 7nm、5nm、3nm等），用于描述晶体管的关键尺寸（如栅极长度），制程的进步直接影响芯片的性能、功耗和集成度
Fab	指	Fabrication（制造），同 Foundry，指专门负责生产、制造芯片的厂家，常称作晶圆制造代工商
Fabless	指	Fabrication（制造）和 less（无、没有）的组合词；一指集成电路市场中，没有制造业务、只专注于设计的一种运作模式，通常也被称为“Fabless模式”；也用来指代无芯片制造工厂的 IC设计公司，经常被简称为“无晶圆厂”或“Fabless厂商”
IDM	指	Integrated Device Manufacturer，是集成电路行业中采用垂直集成制造模式的企业，主要业务包含了芯片设计、晶圆制造、封测等全部芯片制造环节
Foundry	指	指专门负责生产、制造芯片的厂家，常称作晶圆制造代工商
封测	指	半导体器件封装和测试两个环节的统称
nm	指	纳米，是一个长度单位
FinFET	指	Fin Field-Effect Transistor，鳍式场效应晶体管，是一种 3D结构晶体管，用于替代传统的平面型 MOSFET（金属氧化物半导体场效应晶体管），以解决芯片制程微缩后的漏电和功耗问题
I/O	指	Input/Output，输入/输出，通常指数据在内部存储器和外部存储器或其他周边设备之间的输入和输出
5G	指	5th Generation，第五代移动通信技术
SoC	指	System on Chip，一种将计算系统的所有或大部分功能集成到单个芯片上的技术，一个典型的 SoC可能包括中央处理器、图形处理单元、内存、输入/输出接口、以及其他专用功能模块（如信号处理器、无线通信模块等）
硅光	指	一种基于硅基材料的光电子集成技术，将传统的光学器件与硅芯片结合，利用光信号替代电信号进行数据传输，解决高速互连中的带宽、功耗和延迟问题
SEMI	指	Semiconductor Equipment and Materials International，国际半导体产业协会
CMP	指	Chemical Mechanical Polishing/Planarization，化学机械抛光/平坦化，是半导体制造中的关键工艺，用于在芯片制造过程中对晶圆表面进行全局平坦化处理，确保多层电路结构的精准堆叠
DFM	指	Design for Manufacture，可制造性设计
DFT	指	Design for Test，可测试性设计
IP	指	Intellectual Property，指已验证的、可重复利用的、具有某种确定功能的半导体模块
晶圆	指	Wafer，经过特定工艺加工，具备特定电路功能的硅半导体集成电路圆片，经切割、封装等工艺后可制作成 IC成品
测试芯片	指	Test Chip，是包含一系列测试结构及与其连接的探针引脚的用于特定测试目的的芯片，在量产阶段通常被放置在产品芯片之间的划片道上，与产品芯片的功能无关，被用于检测其工艺上有无波动
晶圆级电性测试设备	指	能够在晶圆上直接进行电学性能参数测试的设备，在晶圆制造的工序之间对晶圆进行电性检测，从而实现对晶圆制造过程实时监测的目的。公司的晶圆级电性测试设备多用于 WAT测试，又称 WAT测试机、WAT测试设备
WAT	指	Wafer Acceptance Test，即晶圆允收测试，是在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程是否符合标准
ATE	指	Automated Test Equipment，一种用于自动化测试电子设备和系统性能的工具，常用于制造和开发过程中，以确保产品质量和功能的可靠性
ATPG	指	Automatic Test Pattern Generation，自动测试向量生成，是集成电路测试中的关键技术，通过算法自动生成用于检测芯片制造缺陷（如短路、开路、固定故障等）的测试向量（Test Patterns），确保芯片功能正确性和可靠性
BIST	指	Built-In Self-Test，内建自测试，是一种将测试电路直接集成在芯片内部的技术，允许芯片在无需外部测试设备的情况下，自主完成功能或性能检测，显著提升测试效率和可靠性
YMS	指	Yield Management System，即为良率管理系统
DMS	指	Defect Management System，即为缺陷管理系统
FDC	指	Failure Defect Control，即为故障缺陷控制
SPC	指	Statistical Process Control，即统计过程控制
DOE	指	Design of Experiment，即试验设计方法
IC	指	Integrated Circuit，又称集成电路、芯片（Chip），是一种微型电子器件或部件。采用半导体制造工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及它们之间的连接导线全部制作在一小块半导体晶片如硅片或介质基片上，成为具有所需电路功能的电子器件
RF	指	Radio Frequency，即射频
CP	指	Circuit Probing，即晶圆测试，又被称为中测，在整个芯片制作流程中处于晶圆制造和封装之间，通过探针对裸露的芯片进行测试，以验证其基本功能
FT	指	Final Test，又称终测，是指在芯片完成封装后，对芯片功能进行测试
WIP	指	Working In Progress，指集成电路生产流水线上的过程数据
Defect	指	指半导体制造过程中引入的物理或电学异常，导致芯片性能偏离设计预期，甚至功能失效，是影响良率的核心因素，需通过测试和工艺优化进行管控
AOI	指	Automated Optical Inspection，自动光学检测
Bump	指	先进封装中的凸块，一种关键的连接技术
AEC	指	Automotive Electronics Council,汽车电子协会
LLM	指	Large Language Model，大语言模型
WPC	指	Wafer Process Control，制造过程中对关键工艺参数进行实时监控和调整的系统
Wafer Pattern	指	晶圆上通过光刻和刻蚀工艺转移的电路设计图形，其精度直接决定芯片性能和良率
OPC	指	Optical Proximity Correction，光学邻近效应矫正
DRC	指	Design Rule Check，设计规则检查
SLT	指	System Level Test，系统级测试
ERP	指	Enterprise Resource Planning，一种集成化的企业管理软件系统，通过统一平台整合财务、供应链、生产、人力资源等核心业务流程，实现数据实时共享与资源优化配置
MES	指	Manufacturing Execution System，制造执行系统
WLR	指	Wafer Level Reliability，晶圆级可靠性测试
SPICE	指	Simulation Program with Integrated Circuit Emphasis，指仿真电路模拟器
CIS	指	CMOS Image Sensor，是指互补金属氧化物半导体图像晶体管
BCD	指	Bipolar-CMOS-DMOS，BCD工艺是一种单片集成工艺技术，主要用于数字/功率半导体的混合电路
LOGIC	指	逻辑芯片，又叫可编程逻辑器件，英文全称为 Programmable Logic Device
PDK	指	Process Design Kit，工艺设计套件，用于帮助设计人员在特定的半导体制造工艺下进行集成电路设计
GDSII	指	Graphic Design System，电子设计自动化中的集成电路或布局数据交换的数据格式
报告期、本期	指	2026年 1月 1日至 2026年 6月 30日
元、万元、亿元	指	人民币元、人民币万元、人民币亿元

第二节公司简介和主要财务指标
一、公司简介

股票简称	广立微	股票代码	301095
股票上市证券交易所	深圳证券交易所
公司的中文名称	杭州广立微电子股份有限公司
公司的中文简称（如有）	广立微
公司的外文名称（如有）	Semitronix Corporation
公司的法定代表人	郑勇军

二、联系人和联系方式

	董事会秘书	证券事务代表
姓名	陆春龙	李妍君
联系地址	浙江省杭州市滨江区浦沿街道潮涌路 1095号	浙江省杭州市滨江区浦沿街道潮涌路 1095号
电话	0571-81021264	0571-81021264
传真	0571-81021261	0571-81021261
电子信箱	ir@semitronix.com	ir@semitronix.com

三、其他情况
1、公司联系方式
公司注册地址、公司办公地址及其邮政编码、公司网址、电子信箱等在报告期是否变化 □适用 ?不适用
公司注册地址、公司办公地址及其邮政编码、公司网址、电子信箱等在报告期无变化，具体可参见 2025年年报。

2、信息披露及备置地点
信息披露及备置地点在报告期是否变化
?适用 □不适用

公司披露半年度报告的证券交易所网址	http://www.szse.cn/
公司披露半年度报告的媒体名称及网址	证券时报、中国证券报
公司半年度报告备置地点	浙江省杭州市滨江区浦沿街道潮涌路 1095号，公司董事会办公室

3、注册变更情况
注册情况在报告期是否变更情况
□适用 ?不适用
公司注册情况在报告期无变化，具体可参见2025年年报。

四、主要会计数据和财务指标
公司是否需追溯调整或重述以前年度会计数据
□是 ?否

	本报告期	上年同期	本报告期比上年同期增减
营业收入（元）	341,066,408.05	245,937,336.96	38.68%
归属于上市公司股东的净利润（元）	34,777,273.11	15,684,228.02	121.73%
归属于上市公司股东的扣除非经常性损益的净利润（元）	5,034,692.82	-1,065,743.70	572.41%
经营活动产生的现金流量净额（元）	105,121,691.05	-14,043,165.02	848.56%
基本每股收益（元/股）	0.1765	0.0796	121.73%
稀释每股收益（元/股）	0.1765	0.0796	121.73%
加权平均净资产收益率	1.09%	0.50%	0.59%
	本报告期末	上年度末	本报告期末比上年度末增减
总资产（元）	3,706,026,161.97	3,721,772,290.11	-0.42%
归属于上市公司股东的净资产（元）	3,140,517,153.14	3,185,376,247.30	-1.41%

存在股权激励、员工持股计划的公司，可以披露扣除股份支付影响后的净利润

主要会计数据	本报告期	上年同期	本期比上年同期增减(%)
扣除股份支付影响后的净利润（元）	34,777,273.11	23,604,235.52	47.33%

五、境内外会计准则下会计数据差异
1、同时按照国际会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况 □适用 ?不适用
公司报告期不存在按照国际会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况。

2、同时按照境外会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况 □适用 ?不适用
公司报告期不存在按照境外会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况。

六、非经常性损益项目及金额
?适用 □不适用
单位：元

项目	金额	说明
计入当期损益的政府补助（与公司正常经营业务密切相关、符合国家政策规定、按照确定的标准享有、对公司损益产生持续影响的政府补助除外）	9,266,515.32	主要为获得的各类政府补助
除同公司正常经营业务相关的有效套期保值业务外，非金融企业持有金融资产和金融负债产生的公允价值变动损益以及处置金融资产和金融负债产生的损益	25,378,140.25	主要为购买结构性存款产品产生的投资收益和其他非流动金融资产的公允价值变动
除上述各项之外的其他营业外收入和支出	-781,673.65	主要为对外公益性捐赠、税收滞纳金
		等
其他符合非经常性损益定义的损益项目	735,225.44	对合伙企业的权益法投资收益
减：所得税影响额	4,668,133.75
少数股东权益影响额（税后）	187,493.32
合计	29,742,580.29

其他符合非经常性损益定义的损益项目的具体情况：
?适用 □不适用
公司按持有杭州财通领芯股权投资基金合伙企业（有限合伙）的合伙份额确认的权益法收益 735,225.44 元，因与公司日
常经营业务无关，将其认定为非经常性损益。

将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》中列举的非经常性损益项目界定为经常性损益
项目的情况说明
□适用 ?不适用
公司不存在将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》中列举的非经常性损益项目界定为
经常性损益的项目的情形。

第三节管理层讨论与分析一、报告期内公司从事的主要业务公司是领先的 EDA软件、PDA软件与晶圆级电性测试设备供应商，聚焦芯片成品率提升与电性测试快速监控业务，同时布局光子芯片设计技术，是国内外多家大型集成电路企业的重要合作伙伴。公司提供 EDA软件、PDA软件、电路 IP、WAT测试设备及成品率提升全流程解决方案，贯穿集成电路设计至量产全周期，助力提升芯片性能、成品率与稳定性，成功案例覆盖多个集成电路先进工艺节点。公司需遵守《深圳证券交易所上市公司自律监管指引第 3号——行业信息披露》中的“软件与信息技术服务业”的披露要求（一）公司行业分类根据国家统计局国民经济行业分类（GB/T 4754-2017），公司所属行业为软件和信息技术服务业（分类代码：I65），细分行业为集成电路设计（代码为 I6520）。（二）所处行业发展情况 1、半导体行业发展概况 2026年上半年，全球半导体市场的扩容速度加快。AI大模型向多模态、垂直行业的深度渗透，使得底层算力需求呈现指数级攀升。根据 WTST统计数据，2026年上半年美洲、欧洲、日本和亚太四个地区集成电路销售额 5441.6亿美金，较去年同期增长 56.83%。AI、数据中心、存储仍是核心增长动力，带动行业需求持续旺盛，预计未来将持续增长态势。近十年来美洲、欧洲、日本和亚太集成电路销售额季度数据（资料来源:WTST）
2026年上半年，面对复杂的外部环境与内部产业升级诉求，中国集成电路行业展现出强大的产业韧性与产能释放能
力。AI算力、车载、工业控制高端芯片需求爆发，叠加国内晶圆厂持续扩产、科技扶持政策落地、海外供给收缩等影响，
国内芯片产能利用率维持高位。根据国家统计局公布数据，2026年上半年国内规上企业集成电路总产量 2798亿块，同
比增长 23.1%。

产业链层面，上游设备、材料、EDA/IP 领域作为国产替代攻坚核心取得阶段性突破，中游形成 “设计业主导、制造
业追赶、封测业支撑”格局，下游传统消费电子市场回暖，AI 与汽车电子成为核心增长引擎，拉动相关芯片需求增长；
产业呈现“转型明显、国产替代持续深化、龙头企业引领”的特征，未来将朝着产业规模提升、核心技术突破、产业链协
同整合、应用场景多元化的方向稳步发展。

2、半导体行业整体发展趋势
（1）AI 驱动产业升级，智能化贯穿全链条
生成式人工智能的快速普及与规模化落地，正从需求与供给两端同步重塑产业格局。在需求侧，大模型训练与推理
场景持续扩张，直接带动高端算力芯片、存储芯片需求大幅增长，推动芯片制造环节加速扩产，并进一步拉动上下游材
料、设备、封测等配套产业协同发展，同时也对芯片的性能指标、长期可靠性以及产品上市迭代效率提出了更为严苛的
要求。在供给侧，AI 技术正深度渗透芯片设计、工艺开发、生产制造、良率提升与质量管控等全产业链环节，以 AI 赋
能实现流程优化与效率突破，成为行业应对复杂度提升、破解发展瓶颈、增强核心竞争力的关键路径。

（2）国产化向系统竞争力升级，生态构建成为重点
在产业链自主可控战略持续深化的背景下，我国半导体产业的国产化进程已进入新阶段。替代重心从单一工具、单
点技术的局部突破，逐步转向构建端到端、闭环式、具备整体系统竞争力的全流程解决方案。尤其在连接设计与制造的
关键协同环节，正成为补齐产业短板、强化自主可控能力、打造安全、稳定、可持续发展产业生态的核心发力方向。

（3）光电融合开启新赛道，硅光产业化加速落地
面向高端算力与数据中心对高速率、大带宽、低功耗传输的极致需求，传统电气互联方案逐渐面临物理瓶颈，光电
融合成为重要技术演进方向。在此趋势下，硅光技术快速从前沿研发走向工程化与规模化量产，产业落地节奏显著加快，
市场规模有望迎来高速增长。与此同时，围绕硅光的材料、器件、封装与测试等配套环节的技术突破，也为相关企业抢
占新赛道、构筑长期优势带来重要战略机遇。

（4）技术创新多元化推进，突破摩尔定律限制
随着先进制程逼近物理极限，行业技术创新不再单纯依赖摩尔定律指引下的工艺微缩，而是呈现多路径并行、多元
化突破的新格局。新型器件、新材料、新架构以及先进封装等技术方向持续取得进展，产业发展既聚焦核心环节的技术
攻坚，也鼓励面向细分场景的差异化创新，通过多维技术融合推动产业摆脱单一制程依赖，实现更高质量、更可持续的
发展。

3、EDA行业概况
在市场规模方面，根据中商产业研究院发布的《2025-2030年中国 EDA软件行业深度挖掘及投资决策分析报告》显示，2024年中国 EDA市场规模约为 135.9亿元，近五年年均复合增长率达 6.55%，行业保持稳健增长态势。近年来随着
国家和市场对国产 EDA行业的重视程度提升，国内 EDA企业在产业政策、产业环境、投资支持、行业需求、人才回流
等各方面利好影响下获得了快速发展，上下游协同显著增强。

在竞争格局方面，全球与中国市场呈现差异化发展态势。从全球市场来看，根据集微咨询及 SEMI最新数据，全球EDA行业长期由新思科技、楷登电子和西门子 EDA三大巨头垄断，合计市占率超 74%，其在核心技术水平、产品完成
度、产品丰富度以及生态布局上均处于全球领先地位，形成了较强的技术与市场壁垒。从中国市场来看，受全球贸易环
境变化影响，半导体产业链自主可控需求日益迫切，国产 EDA替代进入加速阶段。随着国内 EDA企业持续加大研发与
市场投入，研发投入占比远超国际巨头，头部企业在部分细分领域已达到国际领先技术水平。国内半导体芯片设计企业
和晶圆厂为保障供应链安全，更倾向于采用国产 EDA工具，国产 EDA厂商整体市占率有望持续提升，逐步打破国际巨
头的垄断格局。

在技术方面，2026年 EDA行业面临多重挑战与创新机遇。随着集成电路工艺节点持续逼近物理极限，先进制程研发难度不断加大，加之 AI芯片、汽车电子、5G通信等下游应用领域的深度发展，以及硅光芯片、先进封装、Chiplet等
新型技术路线的兴起，对芯片全流程提出了更高、更复杂的要求，也对 EDA软件的迭代升级带来了更大挑战，倒逼
EDA工具向更高精度、更高效率、更全流程的方向发展。技术革新也为 EDA行业带来了新的发展机遇，人工智能、机
器学习等技术正深度融入 EDA工具的开发与应用中，推动 EDA工具从“智能辅助”向“智能体自治”转型升级。

4、半导体设备行业概况
在市场规模方面，根据世界集成电路协会（WICA）统计数据显示，2025年全球半导体设备市场规模达 1330亿美元，
同比增长 11.6%。SEMI（国际半导体产业协会）2026年 7月预计，未来两年半导体制造设备销售额将继续增长，2026年
和 2027年分别达到 1659亿美元和 2012亿美元，主要得益于人工智能相关投资的推动，尤其是在尖端逻辑电路、存储器
以及先进封装技术的应用方面。

在竞争格局方面，根据中商产业研究院咨询显示，中国半导体设备产业正处于从“跟跑”到“并跑”的关键阶段，2024
年整体国产化率约 20-25%，清洗、热处理等中低难度设备国产化率已突破 50-70%，光刻、离子注入、量测检测等高端
设备国产化率仍较低。

在技术方面，集成电路生产各环节的设备均围绕着先进制程演进、芯片架构创新等进行技术革新，逐步从单点突破
向体系化、整线配套方向发展，核心零部件国产化率持续提升。近年来，国产半导体设备逐步由应用于成熟工艺发展至
先进工艺，由主要内销发展至高质量出口。未来，半导体设备厂商需要持续的资金投入以保证技术迭代，实现高质量国
产替代，达到国际领先水平。
（三）公司所处行业地位
广立微是国内外极少数能够在成品率提升及电性监控领域提供全流程覆盖产品及服务的企业，凭借全链条布局形成
了显著的差异化竞争优势。在成品率提升领域，公司可提供测试芯片设计、DFM、DFT、半导体数据分析等 EDA软件
及晶圆级电性测试设备，并结合技术服务，为客户提供成品率提升一站式解决方案，满足芯片设计与制造的核心需求。

此外，公司通过战略并购进一步拓宽全球布局，在完成对比利时 LUCEDA NV的收购后，依托其在硅光芯片设计自动化
软件领域的全球领先技术与市场积累，成为硅光设计工具全球领军企业，进一步完善了企业业务矩阵，巩固了在半导体
核心工具领域的市场竞争力。

公司系列产品突破了海外企业的垄断地位，在多个关键技术点上已经达到了国际领先水平，得到了客户的肯定及业
界的高度认可，先后获得了第三届“IC 创新奖”之技术创新奖、第十一届中国电子信息博览会（CITE）创新奖、“中国
芯”EDA专项技术创新奖、卓胜微 2024年度优秀供应商、格科微“精益贡献奖”等等；晶圆级电性测试设备产品助力公司
获得 2021年“中国芯”优秀支撑服务企业，并两次被评为“华力设备类优秀供应商”；半导体数据分析软件先后获得 2023
年度卓胜微最佳贡献奖、“华彩杯”二等奖、格科微研发先锋奖、“中国芯”产品革新奖。

2023年 10月 7日，中共中央政治局常委、国务院总理李强莅临公司调研，听取浙江集成电路产业发展情况汇报，了解公司技术研发情况。在公司调研时，李强总理强调，要坚持科技自立自强，推进集成电路全产业链发展，加强协同
攻关，提高自主可控水平。多年来公司持续加大研发投入，通过自主研发不断拓展新技术、新产品，巩固竞争优势，服
务我国集成电路自主可控及高质量发展，矢志成为具有国际影响力的 EDA及测试设备供应商。

（四）公司主营业务情况公司是领先的 EDA软件、PDA软件与晶圆级电性测试设备供应商，聚焦芯片成品率提升与电性测试快速监控业务，同时布局光子芯片设计技术，是国内外多家大型集成电路企业的重要合作伙伴。公司提供 EDA软件、PDA软件、电路 IP、WAT测试设备及成品率提升全流程解决方案，贯穿集成电路设计至量产全周期，助力提升芯片性能、成品率与稳定性，成功案例覆盖多个集成电路先进工艺节点。
（五）公司主要产品及服务布局
公司的产品类型分为电子设计自动化（EDA）软件、光子设计自动化（PDA）软件、半导体大数据分析与管理系统、
晶圆级电性测试设备，以及利用上述软硬件工具和在成品率提升领域的经验提供的软件技术开发服务。
1、电子设计自动化（EDA）软件
（1）集成电路良率提升相关设计软件
为了确定最优的制造工艺或寻找影响成品率的因素，需要对各种电学结构和关键器件进行电学性能的检测，提供寻
找影响成品率因素的有效线索。由于产品芯片结构过于复杂，在产品芯片上直接进行电性测试难以分解发现产生问题的
根本原因，因此一般效率不高。为了降低制造成本、提升效率，业内通常采用测试芯片替代产品芯片进行电性测试，测
试芯片即支持电学性能测试功能的专用芯片。主要方法如下：针对影响产品芯片成品率和性能的关键器件参数以及工艺
中各步骤的失效风险，设计出监控相应器件和风险的测试结构，与焊盘相连接组成专用的测试芯片。测试芯片与产品芯
片使用相同的工艺，甚至可能集成在同一片晶圆上，测试芯片的电性测试结果，可以反映产品芯片中关键器件的特性，
以及制造工艺的风险状况。相比产品芯片，由于测试芯片将工艺成品率风险拆解到各自独立的结构中，能够直接找到需
要改进的风险点。采用测试芯片技术，是业内进行工艺开发、成品率提升的主要方法，公司的集成电路良率提升设计软
件主要为测试芯片设计 EDA软件。

集成电路良率提升相关 EDA软件及电路 IP
测试芯片的设计、测试与分析贯穿于制造的整个生命周期，高效的全流程工具至关重要。广立微以测试芯片为中心
的专业的版图设计工具通过提升设计效率、确保设计质量来帮助客户实现精准监控，将工艺研发的探索能力与量产控制
的稳定性要求深度融合，同时广立微也有配套的晶圆测试机与数据分析工具。目前是国内主流晶圆厂测试芯片设计的标
杆工具，已在成熟节点到先进工艺各项目中得到广泛应用。

2026年上半年，公司持续迭代良率提升相关设计软件，核心工具在批量设计、自动绕线等关键环节的功能和性能均
有显著增强。可寻址 IP种类及监测覆盖场景不断扩展，支持多关键参数协同监控，有效提升监测精度，为工艺开发与良
率优化提供更全面的数据支撑。2026年上半年产品在多家头部晶圆厂及设计公司的推广持续深入，获多家客户新订单，
市场占有率稳步提升。

产品类型	产品名	介绍
参数化单元版图设计工具	SmtCell	? 应用环节：测试芯片的测试结构设计 ? 产品优势：1）相同结构的单元版图只需创建一次；2）版图中几何图形的相关属性可用参数来表征；3）单元版图重复、费时的物理设计过程用参数赋值来代替。跟传统的版图设计工具相比，SmtCell可以带来设计效率的大幅提升
通用型的测试芯片版图自动化设计平台	TCMagic	? 应用环节：测试芯片的绕线、电路设计和物理拼接 ? 产品优势：主要设计传统测试芯片（又称为“短程测试芯片”），平台基于其独特的软件架构设计和算法支持，在测试芯片设计过程中有效提升设计效率
可寻址测试芯片版图自动化设计的高效版图软件	ATCompiler	? 应用环节：可寻址测试芯片的设计 ? 产品优势：提供了完整的大型可寻址及划片槽内可寻址测试芯片的设计解决方案，软件内置有公司设计的经过验证、可重复使用且具备特定功能的电路 IP （器件特征参数提取电路、工艺参数提取/缺陷监测电路、环形振荡器性能表征电路等），能够极大地提高了测试芯片的器件密度，有效提升测试芯片的测试速度，很好地满足先进工艺产品开发和制造过程监控的需求
超高密度测试芯片版图自动化设计工具	Dense Array	? 应用环节：超高密度测试芯片设计 ? 产品优势：实现了单个测试芯片模块上容纳上百万个待测器件，通过片上控制模块和测试设备的协同优化，可以达到每秒 10,000样本量的测量速率，通过并行测试能线性加速，有效地缩短测试时间，满足工艺开发下百万分率、甚至十亿分率的异常点检测的需求
产品芯片成品率和性能诊断测试	ICSpider	? 应用环节：产品芯片成品率和性能诊断的定制化测试芯片设计
产品类型	产品名	介绍
芯片设计工具		? 产品优势：通过对产品芯片中基本器件、关键路径等的系统分析和直连检测，来帮助客户更直观、高效、有针对性地提升产品成品率和性能指标
电路 IP	可寻址 IP	? 应用环节：可寻址测试芯片设计 ? 产品优势：传统测试芯片因占用面积大，在测量样本量和成本控制两个方面已经满足不了工艺的需求，通过可寻址电路可以提升芯片密度 10至 50倍，并且保证高精度设计
	超高密度阵列 IP	? 应用环节：超高密度测试芯片设计 ? 产品优势：利用片上测试控制方案，与测试设备功能协同，在设计密度和测试速度上进一步提高可寻址技术与测试效率；通过超高密度阵列 IP将芯片密度提升成百上千倍，在量产监控阶段，实现器件、工艺等缺陷监测，并且具有失效分析可快速定位的设计窗口；大幅度提升监控效率，为量产制造过程的智能管控，提供更全面的数据支撑
解决方案	Advanced PCM 量产监控超高密度解决方案	? 应用环节：量产监控超高密度解决方案 ? 产品优势：有效提升面积利用率，设计单元密度可提升 10-1500倍，释放更多划片槽面积，用于更全面项目监控利用；覆盖更全面的测试项目，除了常规的匹配晶圆厂量产监控结构外，增加了探底工艺窗口的扩展良率监控结构；独有的器件百万分率级别的异常点监控方案；拥有大量的项目支持经验，便于更加有效的对量产监控结构资料库进行快速迭代
	BEOLSF后道工艺开发良率提升综合解决方案	? 应用环节：后道工艺开发良率提升综合解决方案 ? 产品优势：高密度的后道工艺监控单元库，包括随机缺陷监控, Logic、SRAM 系统性问题标准单元库，精确的金属线/通孔电阻，电容表征等；支持工艺 product weak pattern 结构表征与快速迭代；支持灵活的后道工艺层选取，可针对性对低良金属层进行快速工艺实验，结合快速测试分析，获取更优后道工艺条件；拥有大量的项目支持经验，便于后道测试结构单元库不断迭代优化

（2）可制造性设计（DFM）EDA软件
集成电路进入纳米工艺时代后，先进逻辑芯片和存储芯片有大量工艺敏感图形，仅满足设计规则已无法保证芯片良
率。

可制造性设计 DFM是连接芯片设计与晶圆制造的关键桥梁，通过工艺或者良率模型，晶圆制造厂对交付的芯片可能造成良率损失的因素进行预测，或者交付工艺模型和库文件，由设计公司进行 DFM签核。通过这种协同，DFM将传
统的“设计-制造-问题反馈”的被动循环，转变为“预测风险-前置优化”的主动预防模式。它使设计不仅能满足基础的电学
功能，更能适应真实的物理制造环境，显著减少试错流片次数，确保设计意图在硅片上得以高良率实现。

广立微在晶圆制造领域积累了大量经验，制造端的经验赋能设计端，帮助制造和设计做好 DFM良率签核，提高产品制造良率。广立微 DFM工具与大数据分析和诊断工具协同，更精准、更快速定位故障根因，缩短产品面市周期。广
立微 DFM产品丰富，多维度检查和预测版图中存在的制造风险图形，而且 DFM工具可相互融合，全流程无缝协同，灵
活组合搭建复杂解决方案，达到“1+1＞2”的效果。

2026年上半年，公司 DFM产品在功能和性能上持续优化。整合工具链，分别面向芯片设计公司与制造企业，推出了针对性的工艺热点解决方案，精准回应良率提升中的核心痛点。公司核心 DFM产品在多家芯片制造企业收获商业订
单，持续扩大市场份额。同时，DFM AI智能体平台已初见成效，可将“DFM专家”能力内置于工具流程之中，实现工具
智能化赋能。

产品类型	产品名	介绍
版图集成与分析平台	LayoutVision	? 版图集成与分析平台，具有丰富的版图查看和分析功能，并集成了多种版图分析、聚类、风险排序等 DFM分析手段，为用户提供高效的全流程的版图验证方案，助力
产品类型	产品名	介绍
		用户设计效率提升与制造良率优化 ? 推出 LayoutVision Lite版本，免费开放给整个集成电路行业，聚焦版图查看核心需求，以高性能解析渲染与实用基础功能，精准解决行业版图查看痛点
化学机械抛光工艺仿真建模工具	CMPEXP	? CMP制造工艺的仿真建模，依据 CMP工艺后的各测试结构膜厚和表面形貌数据以及 CMP工艺参数，建立 CMP模型，通过针对 CMP步骤精准仿真和建模，可以提前找出和预防 CMP相关的芯片设计问题,是集成电路制造工艺中的关键环节 ? CMP模型精度和仿真性能均达到业界顶尖水平 ? CMP工艺前后段流程全覆盖，并支持 3D相关工艺
版图图形匹配工具	PatternScan	? 依托高性能的版图匹配引擎，工具可以轻松应对超大规模版图的图形工作，并与 DFM平台工具无缝衔接，实现包括工艺热点侦测与优化，版图物理验证，物理诊断分析在内的多种高效解决方案
版图几何特性提取和分析工具	LayoutInsight	? 依托高性能版图计算引擎和强大的版图分析工具生态的支持，LayoutInsight能够从版图设计中精确统计芯片器件类型的分布，并提取器件特征参数、布局依赖效应参数以及热点图形的关键几何参数，让用户从全局、多维度的视角，洞察芯片器件与工艺热点的特性，助力用户快速定位良率问题，缩短良率提升周期并优化设计质量
基于热点图形的测试结构生成工具	PatternTKG	? 将产品版图中的热点图形精准捕获，自动设计规则检查和处理、阵列排布和绕线，生成相应的测试结构，通过电性测试监控制造薄弱点，帮助产品快速定位和收敛制造问题，提升产品良率
基于 AI的测试图形生成工具	AI-TPG	? 通过学习已有的版图图形特征，训练 AI模型，批量生成满足设计规则和图形多样性要求的 pattern，可用于工艺热点洞察，以及 OPC或者 DRC质量检查
关键检查区域生成工具	SpectCAG	? 从版图中自动筛选出对良率和可靠性至关重要的区域，并将这些区域标记为“关注区域”，从而指导后续的缺陷检测集中资源、优先覆盖高风险位置，大幅缩短缺陷检测时间，提高缺陷检出率，加速工艺成熟与良率爬坡
关键面积分析和良率预测工具	Virtual Yield	? 随机性缺陷是导致良率损失的主要因素之一。VirtualYield可对产品芯片进行关键面积分析和基于关键面积进行良率预测。准确的分析和预测可以帮助设计者深入洞察设计中的潜在问题
DFM智能平台	Agentic DFM	? CMP建模智能体，研发中

可制造性设计（DFM）软件产品图
（3）可测试性设计（DFT）EDA软件
可测试性设计 DFT在芯片中插入各种测试电路并生成测试向量以提高芯片可测试性的设计方法，是数字芯片设计和
量产测试必不可少的一环，是实现芯片高质量低成本测试的重要工具和手段。

DFT设计主要作用包括：1）利用这些辅助性设计产生的测试向量在自动测试设备（ATE）上进行高效的芯片测试，确保电路中的各个部分都能被测试到以捕捉潜在的制造缺陷，提高产品性能和良率；2）通过在设计阶段考虑测试需求，
减少测试时所需的硬件资源和测试时间，同时 DFT设计可以使测试流程更加自动化和高效，从而实现降本增效的目的，
在现代集成电路的设计和制造中占据着极其重要的位置。

随着半导体工艺制程的发展，芯片在生产过程产生缺陷的概率越来越大。为了达到 DPPM（百万分比的缺陷率）的苛刻要求，芯片出厂前需要进行严格测试，剔除有缺陷的产品。广立微 DFT工具 QuanTest可提供领先的可测性设计、
诊断与良率分析一体化解决方案，轻松应对业界复杂的 SoC芯片的量产测试、良率提升的挑战，取得质量与成本双赢。

2026年上半年，公司 QuanTest可测试性设计自动化和良率诊断解决方案研发方面，在传统核心 DFT能力基础上，发布了面向车规和先进封装场景的多款点工具，包括逻辑内建自测试工具（LBIST）、芯片自主测试运行工具（IST）、先
进封装测试自动化工具（SDT）等，并根据客户和特定工艺适配需求，在扫描链插入、老化测试和故障诊断等方面发布
了 20余新特性。2026年 5月初，QuanTest通过了国产化认证，自主可控等级 B级。另外在“AI for EDA”方面，已开展
DFT设计领域智能体平台，初见成效。市场开拓方面，DFT产品线在维护核心客户深度合作基础上，持续拓展新增客户
群体，完善客户矩阵，同时加强与产业链上下游协同，积极推动 DFT工具与解决方案，实现客户导入与流程适配。产
品目前已在多家客户评估，部分已进入实际流片验证阶段。

公司 SAFA功能安全系列软件在原有功能安全的应用领域基础上，增加了支持信息安全验证和 DFT覆盖率验证的功能，大大扩展了工具的适配领域。目前正在多家设计公司进行工具评估。

产品系列	子工具名称	介绍
QuanTest 可测试性设计自动化和良率诊断解决方案	SCAN	? 扫描测试自动化工具
	ATPG	? 测试向量自动生成工具
	MBIST	? 存储器内建自测试工具
	LBIST	? 逻辑内建自测试工具
	IST	? 芯片自主测试运行工具
	SDT	? 先进封装测试自动化工具
	UDM	? 自定义模型生成工具
	JTAG	? JTAG电路生成与测试向量生成工具
	IJTAG	? IJTAG电路生成与测试向量生成工具
	GUI	? 可视化工具，支持图形用户界面
	SiliconVision	? 桌面芯片调试测试工具
	RTL	? RTL级别芯片可测性工具
	DIAG	? 故障智能诊断工具
	YAD	? 良率感知 DFT诊断分析工具，强大的图形化界面和报告功能，快速提升良率分析效率，从数周缩短至数小时 ? 结合 AI算法进行全流程数据 RCA失效根因分析，自动推荐 PFA候选者，提高根因分析准确率 ? 融入设计信息进行诊断良率分析，通过数据挖掘提前识别潜在的系统性设计问题 ? 与 YMS/WPA深度互通串联，多维度数据相互验证良率失效根因
SAFA 功能安全系列软件	FS	? 高性能数字电路动态故障注入仿真器，支持大规模批量故障注入仿真及调试模式下的单个故障仿真，高效完成芯片功能安全及信息安全特性的验证工作，加速安全认证进程
产品系列	子工具名称	介绍
	ST	? 高性能数字电路静态故障分析与优化工具。通过静态分析预筛无效故障— —剔除对系统行为无影响的故障点，为后续故障注入仿真大幅减负，提升整体仿真效率
Agentic DFT 智能设计平台	Agentic DFT	? 基于 AI和智能体技术的 DFT自主设计平台

可测试性设计（DFT）软件产品图
2、光子设计自动化（PDA）软件
当前，硅光行业正从技术验证迈向大规模量产。随着 AI算力需求爆发，数据中心加速向 800G/1.6T迭代，硅光技术
凭借高带宽、低功耗及兼容 CMOS工艺的核心优势，已成为破解算力瓶颈的主流方案，2026年行业迎来商用关键期。公
司全资子公司 LUCEDA主营业务涵盖硅光芯片设计成套软件、PDK开发、设计流程优化及专业培训等服务。作为全球
硅光芯片设计自动化软件领域的领军企业，LUCEDA的重要性持续凸显。其设计软件与 PDK开发服务是连接芯片设计
与晶圆厂制造的核心桥梁，有效填补了传统 EDA工具在光电器件协同设计上的空白。结合制造端良率提升的积累，
LUCEDA正助力构建覆盖设计、制造到测试的全流程解决方案，成为硅光产业链布局中的关键一环。

2026上半年，LUCEDA与广立微持续深化“设计-制造-测试”EPDA闭环，推动硅光技术向自动化与高良率量产演进。

协同推出原生光电版图验证工具 DRC，支持在设计环境中实时校验晶圆厂规范，显著提升一次流片成功率。在产业应用
方面，LUCEDA与 GlobalFoundries 达成战略合作并发布硅光 PDK，联合 Lightwave Logic 推出基于新材料的调制器 PDK，
全面赋能高性能光芯片开发。

产品类型	核心功能
光电子芯片设计自动化软件 IPKISS	硅光芯片器件和电路自动化设计软件，用户可以使用 Python 在 IPKISS 中实现光电子芯片设计、仿真、验证和优化的开发全流程，主要功能包括器件设计、线路设计、设计验证及流片准备
产品类型	核心功能
一键式阵列波导光栅（AWG）设计仿真模块 AWG Designer	专门针对阵列波导光栅（AWG）的设计模块，为阵列波导光栅（AWG）提供从高层级规格到可制造版图的集成化设计环境。该工具通过全设计阶段的专业技术支持与精准控制，实现以下功能： - AWG高层级规格定义 - AWG物理结构合成 - 仿真与验证 - 通过 DRC的版图生成
PDK和 IP开发管理模块 IP Manager	能够快速实现光电子设计 IP自动测试和验证自动化，可在各种条件下测试和验证光子 IP构建模块，例如： -可视化一键创建 PDK 项目 -工艺信息一键导入 -版图测试 (GDSII, XML) -网表测试 (版图 vs. 网表，网表 vs. 网表) - S参数测试 -器件性能测试 (性能指标) -虚拟制造测试
光电子线路分析模块 Circuit Analyzer	利用先进的光电子线路分析功能，评估真实工作条件下的光电子路性能、分析设计容差并预估良率，提供以下分析方法： -参数扫描分析（Tracer Analysis） -工艺角分析（Corner Analysis） - 蒙特卡洛分析（Monte Carlo Analysis） - 版图感知蒙特卡洛分析（Layout-aware Monte Carlo Analysis）
光子设计规则检查模块 Luceda DRC	专门针对硅光子芯片设计的物理验证模块，旨在确保复杂的光电子版图在提交晶圆厂制造前完全符合工艺设计规则。该工具将验证流程无缝集成在设计环境内，可以实现以下功能： -设计规则提前校验：针对最小间距、最小宽度、包层重叠等物理规则进行自动化检查 -交互式错误定位：通过可视化界面快速定位版图中的违规点 -自定义规则集扩展：支持用户根据特定工艺或内部标准，灵活编写和扩展复杂的校验规则 -支持与主流代工厂 DRC，确保生成符合制造要求的 GDSII 文件
光电子芯片测试数据提取、分析和建模工具 Nexus Data	- Nexus Data Hive 是基于服务器的测量数据管道与管理平台，本地集中存储和管理海量测试数据，通过策略设置驱动自动化工作流完成相关分析；通过搭建起原始测试仪器与结构化数据库之间的桥梁，从测量数据中自动提取测试键（Testkey）结果与性能指标 - Nexus Data Explorers是跨平台的桌面应用，专用于光电子芯片数据可视化与统计分析。通过提供交互式仪表盘与高级统计工具，将原始测量数据转化为可复用的知识。
合作接口/光电融合设计和仿真 Luceda E/O co-design integration for Cadence	将光子设计原生集成到 Cadence Virtuoso环境中的统一协同设计平台，消除电子（EIC）与光子（PIC）团队之间的数据交接壁垒。 - Cadence PDK无缝导入 IPKISS并实现 1:1精确双向同步 -全面利用 Luceda IPKISS的光子布局布线功能、元件合成功能 -支持光学 S参数模型导出至 Spectre -原生光电双域验证
合作接口	可与其他上下游软件一键连接，主要接口有： -Link for Ansys Lumerical -Link for MaxOptics -Link for Tidy3D -Link for 3DS Simulia -Link for Siemens EDA -Link for Check Mate DRC -OptiLUCEDA Cosim

（未完）