[中报]澜起科技(688008):澜起科技2026年半年度报告
原标题:澜起科技:澜起科技2026年半年度报告 一、本公司董事会及董事、高级管理人员保证半年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。 二、重大风险提示 公司已在本报告中描述可能存在的相关风险，敬请查阅本报告“第三节管理层讨论与分析”之“四、风险因素”。 三、公司全体董事出席董事会会议。 四、本半年度报告未经审计。 五、公司负责人杨崇和、主管会计工作负责人苏琳及会计机构负责人（会计主管人员）苏琳声明：保证半年度报告中财务报告的真实、准确、完整。 六、董事会决议通过的本报告期利润分配预案或公积金转增股本预案公司2026年半年度利润分配方案为：拟以实施权益分派股权登记日登记的总股本扣除公司回购专用账户上已回购股份后的股份余额为基数，每10股派发现金红利2.00元（含税）。截至2026年8月28日，公司的总股本1,220,538,021股，其中回购专用账户的股数为11,781,000股，因此本次拟发放现金红利的股本基数为1,208,757,021股，以此计算合计拟派发现金红利241,751,404.20元（含税），占2026年半年度合并报表中归属于上市公司股东的净利润的比例为12.10%。本次利润分配不送红股，不进行公积金转增股本。如在实施权益分派的股权登记日前公司总股本发生变动的，公司拟维持每股分配比例不变，相应调整分配总额。 经公司2025年年度股东会审议通过《关于提请股东会授权董事会制定2026年度中期分红的议案》，同意授权董事会制定2026年中期利润分配方案并在规定期限内实施。因此，本次利润分配方案经2026年8月28日召开的公司第三届董事会第十九次会议审议通过后生效。 七、是否存在公司治理特殊安排等重要事项 □适用√不适用 八、前瞻性陈述的风险声明 √适用□不适用 本报告中所涉及的未来计划、发展战略等前瞻性描述不构成公司对投资者的实质承诺，敬请投资者注意投资风险。 九、是否存在被控股股东及其他关联方非经营性占用资金情况 否 十、是否存在违反规定决策程序对外提供担保的情况 否 十一、是否存在半数以上董事无法保证公司所披露半年度报告的真实性、准确性和完整性否 十二、其他 □适用√不适用 目录 第一节 释义..........................................................................................................................................5 第二节 公司简介和主要财务指标....................................................................................................11 第三节 管理层讨论与分析................................................................................................................15 第四节 公司治理、环境和社会........................................................................................................69 第五节 重要事项................................................................................................................................71 第六节 股份变动及股东情况............................................................................................................86 第七节 债券相关情况........................................................................................................................91 第八节 财务报告................................................................................................................................92
在本报告书中，除非文义另有所指，下列词语具有如下含义：
一、公司基本情况
(一)公司股票简况 √适用□不适用
□适用√不适用 五、其他有关资料 □适用√不适用 六、公司主要会计数据和财务指标 (一)主要会计数据 单位：元币种：人民币
√适用□不适用 2026年上半年，公司紧抓AI产业变革带来的战略机遇，持续加大研发创新、拓展海内外市场布局。依托深厚的核心技术积累与前瞻的高速互连芯片布局，公司经营业绩实现显著增长，经营质效持续优化。2026年上半年，公司实现营业收入33.35亿元，较上年同期增长26.7%；实现归属于上市公司股东的净利润19.97亿元，较上年同期增长72.3%。公司净利润实现大幅增长，主要原因如下：（1）营业收入同比增长26.7%；（2）产品结构优化，随着DDR5新子代RCD芯片及互连类芯片新产品收入占比提高，互连类芯片毛利率攀升至69.3%，同比增加4.95个百分点，推动公司毛利润达到21.79亿元，同比增长36.9%；（3）投资收益及公允价值变动收益合计6.82亿元，同比增长5,939.4%。 报告期末，公司归属于上市公司股东的净资产较上年度末增长66.5%，总资产较上年度末增长68.6%，主要是由于公司发行H股收到募集资金所致。 七、境内外会计准则下会计数据差异 □适用√不适用 八、非经常性损益项目和金额 √适用□不适用 单位：元币种：人民币
□适用√不适用 九、存在股权激励、员工持股计划的公司可选择披露扣除股份支付影响后的净利润√适用□不适用 单位：元币种：人民币
十、非企业会计准则业绩指标说明 √适用□不适用 单位：元 币种：人民币
股份支付费用指因公司股权激励而产生的费用，主要是以权益结算的股份支付费用（第二类限制性股票）。公司选取剔除股份支付费用影响后的归属于上市公司股东的净利润作为非企业会计准则业绩指标，主要基于以下考虑：（1）股份支付费用可能因行权条件、估值模型变化产生波动，其本质属于管理工具而非经营结果，通过剔除这类费用，能够更客观地反映公司的实际经营成果，有助于投资者更准确地评估公司的核心业务盈利能力和经营效率，以进行横向比较同行业公司业绩表现，及纵向分析公司不同期间的经营成果；（2）以权益结算的股份支付费用是一种非现金性费用，不会导致公司实际的现金流出，虽然按照企业会计准则须在一定期限内进行摊销，但该费用并不直接影响公司的经营性现金流状况；因此剔除该费用影响，有利于还原公司主营业务盈利情况，为投资者评估公司的长期发展态势提供更可靠的数据支持。 选取的非企业会计准则财务指标或调整项目较上一年度发生变化的说明□适用√不适用 该非企业会计准则财务指标本期增减变化的原因 2026年上半年，剔除股份支付费用及上市费用后的归属于上市公司股东的净利润为21.83亿元，较上年同期增长63.8%，主要原因为报告期内公司经营业绩增长，推动归属于上市公司股东的净利润较上年同期增长72.3%。 第三节 管理层讨论与分析 一、报告期内公司所属行业及主营业务情况说明 （一）所处行业情况 1. 行业的发展阶段、基本特点、主要技术门槛 我们是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，云计算、AI计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。 我们的内存接口及模组配套芯片、PCIeRetimer芯片、MXC芯片、CKD芯片等属于高速互连芯片领域。高速互连芯片是支撑数据中心、服务器及计算机实现高速数据交互的必备芯片，主要解决智能算力系统持续升级背景下各类数据传输的瓶颈。高速互连芯片适配多种标准化通信协议，通过信号处理、架构优化等方式，保障数据在各系统间高效、可靠传输。 按技术类别区分，高速互连芯片主要分为三大类：内存互连芯片、PCIe/CXL互连芯片和以太网及光互连芯片等。其中，内存互连芯片包括内存接口及模组配套芯片，主要用于提升内存数据访问的速度及可靠性；PCIe/CXL互连芯片包括PCIeRetimer、PCIeSwitch、CXLMXC、CXLSwitch等芯片，主要用于数据中心和服务器单机多卡连接、内存池化、内存扩展等；以太网及光互连芯片包括EthernetRetimer/Switch、oDSP、NIC、硅光芯片等，主要用于数据中心集群组网等长距离、高带宽的互连方案。 （1）全球服务器及PC市场行业情况 高速互连芯片以服务器领域为主要应用场景，在PC领域亦有部份应用。 AI服务器对高速互连的需求与日俱增，成为驱动高速互连芯片市场扩容的关键动力。 根据弗若斯特沙利文的相关数据，全球AI服务器出货量预计将从2025年的250万台增长至2030年的650万台，年均复合增长率为21.2%。AI服务器需求的增长主要由大模型训练、推理等需求驱动，多芯片集群架构需高带宽、低延时互连支撑海量数据交互，直接拉动PCIe/CXL互连芯片、以太网及光互连芯片的需求，同时推动对更大容量及更高带宽系统主内存的需求。随着AI服务器向“多卡互连+高速协议”架构升级，支持PCIe6.0、CXL3.0等新一代标准的高速互连芯片需求将持续攀升。通用服务器市场需求较为平稳，但同时也需要高速互连芯片来提升数据访问稳定性，其增速虽不及AI服务器，仍是相关市场的重要支 撑。1 资料来源：弗若斯特沙利文，2025年7月 此外，弗若斯特沙利文预计全球PC出货量总体呈平稳增长趋势，预计出货量将从2025年的2.63亿台增长至2030年的2.98亿台，年均复合增长率2.5%。 （2）内存模组行业情况 内存模组是计算机架构的核心组成部分之一，主要作为CPU与硬盘的数据中转站，用于临时存储数据，其存储和读取速度远高于硬盘。根据应用领域不同，内存模组可分为以下几类：①服务器内存模组，目前主要包括RDIMM和LRDIMM等类型，随着服务器数据存储和处理负载的不断增加，对服务器内存模组的稳定性、纠错能力以及低功耗的要求也日益提高；②普通台式机、笔记本内存模组，主要类型为UDIMM、SODIMM等。全球DRAM市场中，90%左右的市场份额由三星电子、海力士及美光科技占据，这三家公司也是公司内存接口芯片及内存模组配套芯片的主要下游客户。 内存模组的发展遵循清晰的技术升级路径，相关标准由JEDEC组织定义，涵盖内存模组的组成构件、性能指标和具体参数等。近年来，服务器内存模组行业正经历从DDR4世代向DDR5世代的切换，目前DDR5第一子代至第四子代内存产品已实现量产，JEDEC已完成DDR5第五、第六子代标准制定。为满足传输速率提升及新的产业需求，JEDEC还陆1 本半年度报告引用了来自弗若斯特沙利文的多项行业数据，均来自于弗若斯特沙利文于2025年7月为公司发行H股股票并在香港联交所上市的招股章程编制的独立市场研究报告，相关详情请参阅公司于香港联交所网站披露的招股章程（链接：https://www1.hkexnews.hk/listedco/listconews/sehk/2026/0130/20260130000 07.pdf）。相关数据仅作为行业背景参考，既不代表公司的业务预测，也不构成对业绩达成或投资回报的任续定义了多种新型内存模组架构，例如用于服务器的MRDIMM，以及用于台式机/笔记本电 脑的CUDIMM、CSODIMM、CAMM、LPCAMM等。目前，JEDEC正在开展对DDR6相 关标准的讨论。 内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分。随着 支持更高速率DDR5的CPU的持续迭代，DDR5内存模组的渗透率将提升，同时其子代的 更新迭代也将持续推进。 根据弗若斯特沙利文的数据，2030年服务器内存模组出货量预计将攀升至3.07亿根， 2025年至2030年间的年均复合增长率约为10.8%，呈现良好增长态势。从产品结构上看， 目前DDR5已成为行业主流。DDR6内存模组有望在2029年前后实现商业化应用，为市场 注入新的增长动力。驱动服务器内存模组需求量增长的核心因素，在于全球服务器出货量的 增长，以及单台服务器内存模组配置数量的增加。图：全球服务器内存模组出货量 资料来源：弗若斯特沙利文，2025年7月 （3）内存互连芯片行业情况 内存互连芯片包括内存接口芯片、内存模组配套芯片等。内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。 内存接口芯片的发展演变情况如下：
在DDR5世代，根据JEDEC定义，服务器内存模组除了需要内存接口芯片之外，还需要配置三种配套芯片：一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机和笔记本电脑的内存模组（UDIMM、SODIMM）则需要配置两种配套芯片：一颗SPD芯片和一颗PMIC芯片。 随着技术的发展，内存互连领域衍生出新的接口芯片种类，包括用于服务器新型高带宽内存模组MRDIMM的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片：在服务器端，随着人工智能和大数据分析等应用快速发展，处理器内核数量日益增多，对内存带宽的需求急剧增长，JEDEC制定了新型高带宽内存模组多路复用双列直插内存模组MRDIMM（MultiplexedRankDIMM）的相关技术标准。根据JEDEC公布的信息，DDR5MRDIMM通过创新设计提高了数据传输速率和整体系统性能。多路复用允许将多个数据信号组合并通过单个通道传输，从而在不增加额外物理连接的情况下提升带宽，实现无缝带宽升级，使数据速率超过同期的DDR5RDIMM。其特性包括：①平台与RDIMM兼容，提供灵活的用户带宽配置；②采用标准的DDR5DIMM组件(包括DRAM、外形尺寸、引脚分布、SPD、PMIC和TS)，便于推广；③利用RCD/DB逻辑处理能力实现高效的I/O扩展；④借助现有的LRDIMM生态系统进行设计和测试。MRDIMM未来将持续迭代升级，第一子代 MRDIMM支持8800MT/s速率，第二子代MRDIMM支持12800MT/s速率，正在定义的第 三子代MRDIMM支持的速率预计实现16000MT/s。MRDIMM需要搭配1颗MRCD和10 颗MDB芯片，其设计复杂度和速率要求高于普通的RCD和DB芯片。 在PC端，随着DDR5传输速率持续提升，到DDR5中期，原本无需信号缓冲的UDIMM、 SODIMM（主要用于台式机和笔记本电脑），将需要配备一颗CKD芯片，对内存模组的时 钟信号进行缓冲和重新驱动，从而提高时钟信号的完整性和可靠性。JEDEC已制定了 CUDIMM和CSODIMM内存模组相关标准，包括CKD芯片标准，将应用于支持6400MT/s 及以上内存速率的台式机和笔记本电脑。图：内存互连芯片在不同类型的内存模组中的应用及配比数量 附注： (1)UDIMM(UnbufferedDualIn-lineMemoryModule):无缓冲双列直插内存模块；(2)CUDIMM(ClockedUnbufferedDualIn-lineMemoryModule):时钟无缓冲双列直插内存模块；(3)SODIMM(SmallOutlineDualIn-lineMemory Module):小型双列直插内存模块；(4)CSODIMM(ClockedSmallOutlineDualIn-lineMemoryModule):时钟小型双列直插内 存模块；(5)CAMM(CompressionAttachedMemoryModule):压缩附加内存模块；(6)LPCAMM(LowPowerCompressionAttachedMemoryModule):低功耗压缩附加内存模块。 根据弗若斯特沙利文的数据，内存互连芯片市场规模预计将从2025年的15.79亿美元增长至2030年的50.05亿美元，期间年均复合增长率高达25.9%。中国占全球市场的份额，预计到2030年将占约30%。 图：全球内存互连芯片市场规模 资料来源：弗若斯特沙利文，2025年7月 当前，随着AI推理及Agent应用的快速发展，AI工作负载正在从训练端大规模向推理端及智能体迁移，这一转变对系统的逻辑判断、任务调度与实时交互能力提出了更高的要求，使得CPU的通用计算架构价值凸显，在AI系统中的重要性正在加强。行业预期AI服务器中CPU与GPU的配置比例将持续提升，CPU需求增加将推动内存模组用量增加。此外，服务器CPU支持的内存通道数也在持续演进，当前主流服务器CPU支持8个或12个内存通道，新一代CPU支持的内存通道数或将增加至16个，内存通道数增加意味着每个CPU最多可搭配的内存模组数量将相应增加。由于内存互连芯片数量与内存模组用量呈正相关，因此，以上产业趋势将有望推动内存互连芯片市场进一步扩容。 此外，JEDEC组织正持续对DDR6内存互连技术以及产品标准进行讨论，主流趋势是：DDR6内存模组将配置数量更多、设计更复杂的内存互连芯片。 （4）PCIe互连行业情况 PCIe协议是一种高速串行计算机扩展总线标准，自2003年诞生以来，其互连技术在近几年发展迅猛，传输速率基本每3-4年翻倍增长，并保持良好的向后兼容特性。从PCIe4.0到PCIe5.0，传输速率已从16GT/s提升至32GT/s；到PCIe6.0和PCIe7.0，传输速率将进一步提升至64GT/s和128GT/s。凭借强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商深度合作，PCIe已成为主流互连接口，全面覆盖了PC机、服务器、存储系统等各种计算平台，广泛服务于云计算、企业级计算、人工智能和物联网等应用场景。 2026年5月，PCI-SIG发布了PCIe8.0规格的0.5草案版本。根据0.5版草案规范，PCIe8.0将提升至256GT/s传输速率、采用PAM4信号技术、搭配前向错误修正（FEC）、使用FlitMode编码、导入提升频宽效率的协定优化、保持向下兼容性，并采用目前正在评价中的新型连接器技术。PCIe8.0将x16链路的传输速度提升至1TB/s，这对于未来的加速器、网卡、固态硬盘以及与CXL相关的平台设计来说，意味着巨大的I/O带宽。 1 PCIeRetimer芯片 PCIeRetimer芯片是在PCIe协议升级迭代背景下应运而生的，它主要解决数据中心和服务器在通过PCIe协议进行高速、远距离传输时，面临的信号时序不齐、损耗大、完整性差等问题。 随着应用的快速发展，PCIe协议持续迭代更新，传输速率不断翻倍，但服务器的物理尺寸受限于工业标准，变化不大。这导致整个链路的插损预算从PCIe3.0时代的22dB增加到PCIe4.0时代的28dB，并进一步增长到PCIe5.0时代的36dB。业界亟待解决PCIe信号链路的插损问题，以提高信号传输距离。 一种解决方案是选用低损PCB，但其成本高昂且难以有效覆盖多连接器应用场景；另一种解决方案是引入链路扩展器件，如PCIeRetimer芯片，通过采用模拟信号和数字信号调理技术及重定时技术，Retimer芯片能够补偿信道损耗并消除抖动影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。相较于其他技术解决方案，Retimer芯片在性能、标准化和生态系统支持等方面具有明显优势，可用于CPU与高速外设（如GPU、AI芯片、SSD卡及网卡等）的互连，适应多连接器应用场景，未来还可以根据系统配置灵活切换至PCIe或CXL模式，更受用户青睐。 因此，随着传输速率从PCIe4.0的16GT/s翻倍至PCIe5.0的32GT/s，Retimer芯片的技术优势愈发显著。根据行业发展趋势，到PCIe5.0时代，PCIeRetimer芯片已成为行业主流解决方案。近两年，随着AI服务器需求快速增长，PCIeRetimer芯片已成为AI服务器中的关键部件，其市场规模也随之迅速扩大。 2 PCIeSwitch芯片 PCIeSwitch芯片是一种用于扩展和连接多个PCIe设备的关键组件，可以将有限的PCIe通道分配给更多设备，同时优化带宽分配。 PCIeSwitch芯片是用于实现高速、低延迟的设备互连的关键组件，其主要功能为：a.扩展接口：可增加PCIExpress接口数量，让更多设备通过PCIe总线高速通信。如服务器中，当CPU的PCIe通道不足时，PCIeSwitch芯片可连接多个设备，例如SSD、网卡、GPU等；b.数据转发：在点到点（P2P）工作模式下，为连接的多个设备进行数据转发，将多个PCIe局域网（Vlan），可将多台机器连接到同一片PCIeSwitch，并进行分区配置，把某些端点 设备分配给特定服务器，实现统一管理和灵活分配，避免多个操作系统枚举同一堆PCIe总 线内的角色时出现访问地址冲突；d.支持NTB（Non-TransparentBridge）技术：通过地址翻 译实现不同分区或系统中的设备通信。例如传统存储系统中的多个控制器，可利用NTB技 术通过PCIe链路直接通信，实现数据和控制信息的同步。 PCIeSwitch芯片可以突破主机有限PCIe接口的制约，实现更多设备的高密度PCIe 互连，显著提升系统扩展性和资源利用率，在数据中心、云计算、存储系统、网络设备中有 广泛的应用，尤其适用于对带宽和延迟敏感的场景。比如在数据中心和云计算中，PCIeSwitch 芯片可以连接多块GPU/AI加速卡进行并行计算，也可以构建GPU/AI加速卡集群进行超大 规模计算；在存储系统中，PCIeSwitch芯片可以连接大量NVMeSSD，构建高速存储池； 在网络设备中，PCIeSwitch芯片可以连接多块100G/400G网卡，管理高速端口的数据转发。 AI服务器的快速增长显著拉动了PCIeRetimer芯片和PCIeSwitch芯片的需求。以配置 8块GPU的典型AI服务器为例，通常需配备2至4个PCIeSwitch实现拓扑扩展，同时需 要8至16个Retimer，以延长CPU与外设间的有效传输距离。目前，根据部分国内8卡GPU 服务器的方案，需要24个Retimer芯片。因此，PCIe互连芯片已成为AI服务器中不可或缺 的核心器件，其需求量与AI服务器出货量呈正相关。 根据弗若斯特沙利文的数据，PCIe互连芯片市场规模将持续高速增长，预计2030年市 场规模将达到77.61亿美元，2025至2030年间的年复合增长率高达20.1%。中国占全球市 场的份额，预计到2030年将占30%以上。图：全球PCIe互连芯片市场规模 资料来源：弗若斯特沙利文，2025年7月 （5）CXL互连行业情况 作为一种新兴的高速互连技术，CXL自推出以来就备受业界关注。随着人工智能、云计算等领域的高速发展，内存扩展、内存池化等CXL技术的典型应用正在受到越来越多厂商的积极部署，以打破内存瓶颈。 近年来，CXL技术在数据中心和人工智能领域展现出巨大的应用潜力。在数据中心领域，CXL技术通过高带宽、低延迟的特性，将不同的计算和存储资源进行互连，形成庞大的资源池，可以显著提升数据处理和分析效率，满足现代数据中心对大规模数据处理和分析的需求。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与主处理器的高效协作，可显著提升AI模型训练和推理的速度，实现低延迟、高速的数据传输，从而大幅提高计算效率；同时CXL技术支持内存扩展和内存共享，为AI应用提供更大的内存空间和更灵活的资源分配方式。根据相关服务器厂商测评，CXL内存池化方案在AI推理、向量数据库和内存数据库三个最重要的大内存应用场景中，均有卓越性能表现；CXL内存池化方案为运行更大参数AI模型提供了更高容量和性能的内存支持。 CXL协会2024年发布了CXL3.2标准，2025年又继续推出了CXL4.0标准，CXL技术的相关生态也在不断完善：（I）从主流CPU厂商来看，英特尔发布了两款支持CXL2.0协议的CPU（GraniteRapids和SierraForest），AMD发布了支持CXL2.0协议的第五代EPYC处理器，上述CPU平台能支持更多的CXL设备类型，提供更好的安全性和可靠性，适配更多的应用场景；2025年主流CPU厂商也继续推进CXL3.0新平台的内部验证，未来几年数据中心支持CXL技术的服务器平台比例将进一步提升。（II）从内存模组厂商来看，SK海力士和三星电子正在积极研发并量产CXL兼容的内存模块，如三星电子展示了CMM-D2.0模组，并与联想一起完成了128GBCMM-DCXL内存模块的验证，而且计划在2026年推出CMM-D3.0模组。（III）从服务器平台来看，CXLSwitch也开始应用于服务器平台，支持CXL协议的数据传输，可以实现多个节点间的内存和其他设备资源的共享。未来，越来越多的服务器CPU和GPU都将支持CXL接口，这一趋势将显著推动CXL市场的发展，尤其是在数据中心、人工智能和云计算等领域的广泛应用。 根据弗若斯特沙利文的数据，CXL互连芯片市场未来几年将迎来爆发式增长，预计至2030年市场规模将达到17.03亿美元，2025至2030年期间的年均复合增长率高达170.2%。 中国占全球市场的份额，预计到2030年将占30%以上。 资料来源：弗若斯特沙利文，2025年7月 当前，产业界正积极推进CXL技术的落地与商业化，多家云服务提供商正在积极试用相关产品。未来，随着支持CXL3.x的服务器CPU平台量产，内存池化方案有望逐步落地；同时，基于目前存储价格高企的背景，多家云服务提供商也在探索使用CXL技术利旧使用（reuse）老代际的DRAM产品。在AI领域，目前部分TPU和GPU产品也开始支持CXL，通过CXL的内存扩展为TPU/GPU提供大容量高带宽的内存资源，支持大语言模型推理场景中超长的上下文及静态知识库。因此，行业预计未来几年CXL产品在数据中心的渗透率有望快速提升。 （6）以太网及光互连行业情况 1以太网互连芯片 以太网互连芯片是数据中心、云计算及AI基础设施的核心硬件，实现设备间高速数据交换与低时延通信。主要分为三类：（i）以太网交换芯片（EthernetSwitch），用于数据包的转发和网络流量的调度，是数据中心网络的骨干器件；（ii）NIC（网卡芯片），部署于服务器端，是主机接入以太网并实现数据传输的关键接口；及（iii）EthernetRetimer芯片，解决长距离高速信号传输中的时序失真与信号衰减，保障数据传输的完整性与系统稳定性，尤其适用于AI服务器与云计算节点。未来随着AI大模型部署加速，AI服务器、超大规模数据中心及高带宽存储系统对高速低延迟网络的需求激增，400G/800G以太网方案逐步落地，并向1.6T演进，驱动以太网互连芯片需求量和价值量同步提升。 公司目前在研以太网PHYRetimer芯片，该芯片主要用于保障AI服务器与交换机之间高速互连信号的完整性和可靠性。 2光互连芯片 光互连芯片光互连芯片是实现高速数据传输的关键组件，通过光电转换技术，支撑下一代数据中心和AI基础设施对高带宽、低功耗互连的需求，已成为核心技术之一。光互连芯片主要分为三类：（i）oDSP芯片：负责高速信号的调制╱解调、波形整形及数字信号处理(DSP)纠错功能，是400G、800G等先进调制格式不可或缺的核心器件；（ii）激光驱动芯片(Driver)与跨阻放大器(TIA)，其中Driver将电信号转换为高频仿真信号以驱动光发射器，TIA将光探测器输出的微弱电流信号放大为电压信号，保障高速、高灵敏度的接收链路；（iii）硅光芯片：通过在单一硅基平台上集成光子和电子功能，实现小型化、高速光互连，有效解决先进计算系统中的带宽瓶颈与功耗挑战。 展望未来，随着大模型训练集群的AI芯片数量持续攀升，节点间通信带宽密度和能效比需求急剧增长，光互连技术将成为高性能架构中重要方案。 （7）时钟芯片行业情况 时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。 目前，时钟芯片主要包括时钟发生器、去抖时钟芯片、时钟缓冲芯片和展频振荡器等产品子类。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片；展频振荡器是基于扩展频谱技术的晶体振荡器，通过调制原始时钟信号的频率分布，将能量分散到更宽的频带内，从而降低电磁干扰（EMI）峰值并提升系统稳定性。 从市场规模来看，时钟芯片是一个相对成熟、空间较大的市场。根据弗若斯特沙利文的数据，全球时钟芯片市场已进入稳定增长阶段，展望未来，随着AI服务器、高速通信、智能驾驶与工业边缘计算等对高精度时钟的需求持续增长，时钟芯片在系统架构中的价值量将稳步提升。预计至2030年，全球时钟芯片市场规模预计将扩大至30亿美元，2025至2030年间年均复合增长率为5.3%。根据MarketDataForecast的数据，2022年全球时钟芯片的市场规模合计为20.3亿美元，预计到2027年可达到30.2亿美元。 目前，高性能时钟芯片国产化程度较低，主要市场份额被少数几家海外厂商占据，国产替代空间广阔。比如单台服务器内一般需要10颗左右的时钟芯片，平均每台中高端仪器仪AI已成为服务器技术升级的核心驱动力：一方面，推动互连标准向PCIe6.0及224G切换；另一方面，AEC/AOC等技术的应用也对时钟芯片性能提出了新要求。这两大趋势，共同构成了对高性能时钟芯片的强劲需求。 2.公司所处的行业地位分析及其变化情况 （1）内存互连芯片 内存接口芯片和内存模组配套芯片是JEDEC固态技术协会定义的行业标准产品。我们在该领域深耕二十年，拥有自主知识产权的高速、低功耗技术，可为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，产品获得市场和用户的广泛认可。 在产品标准制定方面，我们是全球微电子行业标准制定机构JEDEC固态技术协会的董事会成员之一，在JEDEC下属的若干个委员会及分会中安排员工担任主席或副主席职位，深度参与JEDEC相关产品的标准制定，在该领域拥有重要话语权。我们牵头制定DDR5RCD、MDB及CKD芯片的国际标准，并积极参与DDR5内存模组配套芯片的标准制定。 在技术实力方面，我们处于国际领先水平。我们发明的DDR4全缓冲“1+9”架构被JEDEC国际标准采纳，并在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，同时衍生出MRDIMM国际标准。在DDR5世代，我们进一步巩固了技术领先优势。2026年6月，我们成功向客户送样DDR5第六子代RCD芯片，支持速率为9200MT/s。 在市场份额方面，我们在DDR4世代逐步确立了行业领先地位，是全球可提供DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在DDR5世代，我们牵头制定相关产品国际标准，并提供完整的内存接口及模组配套芯片解决方案，继续保持行业领先地位。根据弗若斯特沙利文的数据，2024年内存互连市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额：其中，我们以36.8%的市场份额，排名全球第一。 （2）PCIeRetimer芯片 PCIeRetimer芯片是适用于PCIe协议的超高速时序整合芯片，其技术实现和协议交互均需符合PCI-SIG联盟制定的标准体系。 在PCIe4.0时代，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一；进入PCIe5.0时代，我们成为全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。2025年1月，我们推出了PCIe6.x/CXL3.xRetimer芯片并向客户送样，并于2026年1月发布PCIe6.x/CXL3.xAEC解决方案，同时正在积极推进PCIe7.0Retimer芯片的研发。 作为全球领先的PCIeRetimer芯片供应商之一，我们自研的PCIeSerDesIP已成功应用于PCIe5.0/CXL2.0Retimer和PCIe6.x/CXL3.xRetimer芯片中。自研IP带来了良好的整合性，使公司的产品在信道适应能力、传输时延等关键性能指标上处于行业领先水平，此外，我们的PCIeRetimer芯片还提供全方位的遥测功能，能够实现更全面的链路监控和故障诊断，为高可靠性的AI集群应用提供了坚实保障。 基于领先的技术实力及优异的产品性能，我们的PCIeRetimer芯片从2024年开始出货快速增长，呈现良好成长态势。根据弗若斯特沙利文的数据，2024年全球PCIeRetimer芯片市场呈现出极高的市场集中度，前两家企业合计占据96.9%的市场份额：其中，我们作为市场的新进入者，以10.9%的市场份额，排名全球第二。 （3）CXLMXC芯片 CXLMXC芯片是遵循CXL行业标准规范的产品，其设计、功能及互操作性均需通过CXL联盟的严格认证，属于CXL协议所定义的第三种设备类型，主要用于内存扩展和内存池化。 2022年5月，我们全球首发MXC芯片，并与多家全球顶级云计算厂商及内存龙头企业开展合作；同年，全球领先内存厂商三星电子及SK海力士先后推出其最新的CXL内存产品，均采用了我们的MXC芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过CXL1.1测试的内存扩展控制器产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了我们的技术实力。2025年1月，我们的MXC芯片入选CXL联盟公布的首批CXL2.0合规供应商清单，同期入选还包括三星电子和SK海力士，其受测产品均采用了我们的MXC芯片。2025年9月，我们推出基于CXL 3.1标准的MXC芯片，并已开始向主要客户送样测试。 我们将继续深化与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴的交流与合作，紧跟技术前沿，不断推进产品更新迭代，致力于推动CXL生态的成熟完善和CXL技术的广泛应用，并保持公司在行业的领先地位。 （二）报告期内公司所从事的主要业务 澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供创新、可靠及高能效的互连解决方案。目前我们拥有两大产品线，互连类芯片和津逮?（未完）  |